¹øÈ£ Á¦¸ñ ä¿ëºÎ¹® °æ·Â ÀÛ¼ºÀÏ ¸¶°¨ÀÏ
359   [»óÀåȸ»ç] Embedded ȸ·Î¼³°è °æ·ÂÀÚ Ã¤¿ë ÀüÀÚ/¹ÝµµÃ¼/LCD 7³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
358   »ó¾÷¿ë ÇÁ¸°ÅÍ ¿µ¾÷/ºñÁî´Ï½º ÄÁ¼³ÆÃ °æ·Â (10³âÀÌ»ó, °úÀå±Þ) Á¤º¸/Åë½Å 10³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
357   º¥Ã³Ä³ÇÇÅ»(VC) ÅõÀڽɻ翪 ä¿ë ±ÝÀ¶ 3³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
356   Ŭ¶ó¿ìµå Àü·«/±âȹ °æ·ÂÀÚ Ã¤¿ë(´ë±â¾÷ °è¿­»ç) ±âȹ/¸¶ÄÉÆÃ/Àü·« 5³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
355   IPO ½Ç¹«°æÇè ¹× È¸»çä,CP µî Á÷Á¢ ÀÚ±Ý Á¶´Þ °æ·Â(ÁÖÀÓ-Â÷Àå,2¸í) ) Àλç/Ãѹ«/È«º¸ 2³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
354   º£Æ®³²ÀÎ 2¸í ä¿ë(Çѱ¹¾î´ÉÅë,ȸ»ç°æ·Â 3-10³â) ±âȹ/¸¶ÄÉÆÃ/Àü·« 3~10³â 2019/10/11 ä¿ë½Ã¸¶°¨
353   [ÁÖ¿äSI´ë±â¾÷] µ¥ÀÌÅͱâ¹Ý µðÁöÅÐ ¸¶ÄÉÆÃ IT/ÀÎÅÍ³Ý 5³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
352   Åë½ÅÀåºñ FPGA ¹× HW °³¹ß(Ã¥ÀÓ, ¼ö¼®, ¸®´õ±Þ) Á¤º¸/Åë½Å 7³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
351   [¿Ü±¹°è] »ç³» º¯È£»ç Ãʺù [FMCG , ½ÄÀ½·á ºÎ¹®] À繫/ȸ°è 4³âÀÌ»ó 2019/10/11 ä¿ë½Ã¸¶°¨
350   (Á¦¾à) Á¦Á¶°ü¸® (¾à»ç) ä¿ë (¿À¼Û ±Ù¹«) Á¦¾à/¹ÙÀÌ¿À/ÀÇ·á 1³âÀÌ»ó 2019/08/20 ä¿ë½Ã¸¶°¨
 
1 [2][3][4][5][6][7][8][9][10]..[36] ´ÙÀ½